一、先進(jìn)封裝面臨的挑戰(zhàn)

隨著人工智能產(chǎn)業(yè)的發(fā)展，業(yè)界對(duì)高算力、高性能的 AI 芯片的需求日益提升。電子封裝對(duì)芯片起著機(jī)械支撐、環(huán)境保護(hù)、信號(hào)互連以及散熱等重要作用，為了滿(mǎn)足高性能 AI 芯片小型化和集成化的需求，先進(jìn)封裝技術(shù)也隨之不斷發(fā)展。但在芯片服役環(huán)境日益復(fù)雜、芯片不斷堆疊以及異質(zhì)異構(gòu)集成等因素的影響下，先進(jìn)封裝面臨諸如晶圓翹曲、電遷移、空洞裂紋以及疲勞失效等可靠性問(wèn)題。

1. 晶圓翹曲

晶圓翹曲是指在晶圓重構(gòu)工藝中，由于芯片和塑封料的熱膨脹系數(shù)（CTE） 不匹配而產(chǎn)生熱應(yīng)力的積累，從而導(dǎo)致宏觀(guān)翹曲。晶圓翹曲不僅會(huì)嚴(yán)重影響后續(xù)磨削減薄、切割等封裝步驟的工藝精度，還會(huì)帶來(lái)界面分層、焊點(diǎn)斷裂以及裂片等諸多可靠性問(wèn)題 [35] 。隨著芯片集成化和大尺寸晶圓的使用，晶圓翹曲問(wèn)題也愈發(fā)嚴(yán)峻，已成為影響先進(jìn)封裝可靠性的主要挑戰(zhàn)之一。

解決晶圓翹曲是個(gè)復(fù)雜的工作，需要綜合考慮封裝工藝、封裝材料以及封裝檢測(cè)等因素的影響。在封裝工藝上，可通過(guò)優(yōu)化封裝過(guò)程中溫度、濕度、冷卻速度以及氣壓等因素來(lái)減小熱應(yīng)力的影響，降低晶圓翹曲的概率；在封裝材料上，可采用與晶圓 CTE 接近的封裝材料，從而減小熱失配的影響；在封裝檢測(cè)上，需要定時(shí)使用高精度檢測(cè)設(shè)備，及早發(fā)現(xiàn)晶圓翹曲問(wèn)題并采取相應(yīng)的調(diào)整措施。

2. 焊點(diǎn)可靠性

焊點(diǎn)是封裝中最重要的互連結(jié)構(gòu)之一，起著電氣連接、溫度傳導(dǎo)以及機(jī)械支撐等重要作用。I/O 密度與凸點(diǎn)節(jié)距、結(jié)構(gòu)的關(guān)系如圖 16 所示，隨著凸點(diǎn)節(jié)距不斷縮放，I/O 密度的持續(xù)提高會(huì)給焊點(diǎn)結(jié)構(gòu)帶來(lái)愈發(fā)嚴(yán)峻的挑戰(zhàn)。

焊點(diǎn)的服役環(huán)境包括高溫、機(jī)械應(yīng)力、冷熱循環(huán)、高密度電流等。其中高溫會(huì)導(dǎo)致焊點(diǎn)出現(xiàn)金屬間化合物（IMC）增厚、力學(xué)性能退化等現(xiàn)象，具體表現(xiàn)為柯肯達(dá)爾孔洞、裂紋擴(kuò)展等失效形式；冷熱循環(huán)則會(huì)使得焊點(diǎn)產(chǎn)生疲勞蠕變等現(xiàn)象，從而導(dǎo)致焊點(diǎn)斷裂失效，失效是由于焊點(diǎn)與其他接觸結(jié)構(gòu)的 CTE 不匹配導(dǎo)致的；機(jī)械應(yīng)力包括隨機(jī)振動(dòng)、加速度、沖擊以及拉伸剪切等作用力，在載荷力的作用下，如果焊點(diǎn)材料強(qiáng)度不足，則會(huì)出現(xiàn)焊點(diǎn)斷裂、破碎等失效現(xiàn)象；當(dāng)焊點(diǎn)內(nèi)部電流密度達(dá)到 10 4 A/cm 2 時(shí)，焊點(diǎn)易發(fā)生電遷移現(xiàn)象，隨著焊點(diǎn)尺寸的不斷縮小，焊點(diǎn)電遷移現(xiàn)象愈發(fā)明顯，并常伴隨著熱遷移現(xiàn)象，電遷移和熱遷移共同作用，導(dǎo)致凸點(diǎn)下金屬化層（UBM）耗盡、空洞裂紋、IMC 極性效應(yīng)等失效現(xiàn)象。

焊點(diǎn)的服役環(huán)境是復(fù)雜多變的，往往面對(duì)的不只是一種環(huán)境載荷的作用，而是多種載荷的疊加，這導(dǎo)致失效形式難以預(yù)測(cè)。近年來(lái)已有不少學(xué)者基于多物理場(chǎng)耦合理論，采用有限元法（FEA）對(duì)焊點(diǎn)失效機(jī)理進(jìn)行研究，為實(shí)際工況下焊點(diǎn)失效行為的預(yù)測(cè)提供理論參考。此外，焊點(diǎn)材料是保證焊點(diǎn)可靠性的重要因素之一，研發(fā)高可靠性擴(kuò)散阻擋材料以及性能更優(yōu)的焊料合金，可有效提高焊點(diǎn)服役壽命。

3. TSV 可靠性

TSV 技術(shù)是指在芯片與芯片以及晶圓與晶圓之間制作垂直通孔，并在通孔中填充銅、鎢、多晶硅等導(dǎo)電材料，從而實(shí)現(xiàn)垂直電氣互通。TSV 可縮短信號(hào)互連長(zhǎng)度，減少信號(hào)傳輸過(guò)程中的寄生損耗和信號(hào)延遲，能夠滿(mǎn)足電子器件多功能化、集成化和小型化的要求。業(yè)內(nèi)人士將 TSV 視為繼引線(xiàn)鍵合和倒裝芯片之后的第 3 代封裝技術(shù)。

目前 TSV 技術(shù)仍面臨諸多挑戰(zhàn)，如：硅和銅的CTE 存在較大差異，在制造 TSV 的過(guò)程中會(huì)產(chǎn)生較大的熱應(yīng)力，從而導(dǎo)致開(kāi)裂分層并影響器件的電性能；填充不完全或刻蝕工藝中的貝殼效應(yīng)會(huì)導(dǎo)致 TSV 中出現(xiàn)空洞，從而使 TSV 的性能不能滿(mǎn)足工作要求；隨著結(jié)構(gòu)密度的不斷提高，高密度 TSV 會(huì)導(dǎo)致熱量集中，從而引發(fā)一系列熱可靠性問(wèn)題。

研究人員正從材料、結(jié)構(gòu)、工藝等方面尋求解決以上問(wèn)題的方案。在材料方面，通過(guò)研發(fā)新材料來(lái)抑制襯底損耗以及降低熱失配的影響；在結(jié)構(gòu)方面，同軸空氣間隙 TSV 等新結(jié)構(gòu)能降低整體的寄生電容和能量損耗；在工藝方面，田苗等 [37] 提出了一種通孔雙面分布填充的工藝，減小了 TSV 工藝的填充難度。TSV作為堆疊型封裝中最關(guān)鍵的技術(shù)之一，隨著未來(lái)新材料和新工藝的研發(fā)，將具有更廣闊的應(yīng)用前景。

4. RDL 可靠性

RDL 是指在晶圓表面沉積金屬層和介質(zhì)層，并形成金屬布線(xiàn)，對(duì) I/O 端口進(jìn)行重新布局，將其布局到新的區(qū)域，并形成面陣列排布。采用 RDL 能夠支持更多的 I/O 數(shù)量，使 I/O 間距更靈活、凸點(diǎn)面積更大。此外RDL 可以將不同種類(lèi)的芯片連接在一起，在 3D 集成中，TSV 用于完成同種堆疊芯片的電氣互聯(lián)，而不同類(lèi)型堆疊芯片的連接則需要 RDL 來(lái)實(shí)現(xiàn)。不同尺寸RDL 的應(yīng)用范圍如圖 17 所示，不同線(xiàn)寬 / 間距（L/S）的 RDL 具有不同的應(yīng)用范圍，目前主流 RDL 的 L/S仍在 5 μm 以上。

隨著半導(dǎo)體技術(shù)節(jié)點(diǎn)邁向 3 nm，高 I/O 密度對(duì)超細(xì) L/S 和高密度 RDL 提出了巨大的挑戰(zhàn)，RDL 服役可靠性面臨諸多亟待解決的問(wèn)題：（1）RDL 層中介電材料和銅線(xiàn)之間的 CTE 差異會(huì)導(dǎo)致溫度循環(huán)過(guò)程中的銅 / 介電界面失真，從而導(dǎo)致 RDL 走線(xiàn)開(kāi)裂； （2）傳統(tǒng)的銅 RDL 直接覆蓋有機(jī)介質(zhì)層，而不具有阻擋金屬層，這導(dǎo)致銅 RDL 間距小于 2 μm 時(shí)電場(chǎng)會(huì)迅速增加，銅會(huì)遷移到通常用作電絕緣體的有機(jī)電介質(zhì)中，從而出現(xiàn)嚴(yán)重的電可靠性問(wèn)題 [38] ； （3）晶圓翹曲和芯片偏移等工藝缺陷會(huì)影響 RDL 的 L/S，影響 RDL 的精度； （4）在 RDL 制造中面臨著共面性問(wèn)題，芯片擠出問(wèn)題會(huì)導(dǎo)致 RDL 的斷裂和開(kāi)短路故障。

保證 RDL 可靠性的同時(shí)提升 RDL 的 L/S 已成為業(yè)界研究重點(diǎn)之一。要形成厚度均勻且分辨率高的RDL 層，需要材料、工藝、設(shè)備等的進(jìn)一步發(fā)展和升級(jí)。在材料方面，需要研發(fā)合適的介電材料來(lái)減小其與銅線(xiàn)之間的 CTE 差異，從而減輕熱失配現(xiàn)象；在工藝和設(shè)備方面，需要設(shè)計(jì)更合適且精確的制程設(shè)備，Manz（亞智科技）公司推出了特殊的 RDL 濕法制程設(shè)備來(lái)處理沉重的基板和材料的翹曲問(wèn)題。隨著未來(lái)RDL 工藝的完善，RDL 將在 FO 等先進(jìn)封裝的發(fā)展中發(fā)揮更重要的作用。

二、先進(jìn)芯片封裝清洗的污染物：

水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿(mǎn)足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類(lèi)。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹(shù)枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹(shù)脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來(lái)而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹(shù)脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開(kāi)路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿(mǎn)足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國(guó)外廠(chǎng)商在行業(yè)中的壟斷地位，為芯片封裝材料全面國(guó)產(chǎn)自主提供強(qiáng)有力的支持。

推薦使用合明科技水基清洗劑產(chǎn)品。