Chiplet的價(jià)值

可能有人會(huì)說(shuō)，相比SoC，Chiplet工序既繁瑣、又無(wú)法完全超越SoC的性能。但Chiplet確實(shí)存在它的意義:

1.提高良率:大幅度提升良品率

芯片的良品率與芯片面積有關(guān)，芯粒技術(shù)設(shè)計(jì)將大芯片分成小模塊可以有效改善良品率，降低因不良率導(dǎo)致的成本增加。

在芯片制造過(guò)程中，一片晶圓有固定的缺陷率。遇到這些無(wú)法修復(fù)的壞點(diǎn)，只能把它剔除掉。在同樣缺陷分布的情況，切割裸片的的尺寸越大，缺陷的影響率就越高

單顆SoC芯片的尺寸會(huì)隨著集成規(guī)模的擴(kuò)大而越來(lái)越大。當(dāng)一顆芯片的尺寸達(dá)到400甚至600平方毫米時(shí)，芯片的良率就會(huì)變得很低。這時(shí)采用Chiplet模式，將大芯片拆成一個(gè)個(gè)小芯片，其芯片的良率將會(huì)提高

2.芯粒復(fù)用: 降低設(shè)計(jì)的復(fù)雜度和設(shè)計(jì)成本芯粒技術(shù)通過(guò)在芯片設(shè)計(jì)階段就將Soc (系統(tǒng)級(jí)晶片)按照不同功能模塊分解成可重復(fù)運(yùn)用的小芯粒，是一種新形式的IP復(fù)用，可大幅度降低設(shè)計(jì)復(fù)雜度和成本累次增加。在系統(tǒng)級(jí)芯片上，很多功能模塊都是標(biāo)準(zhǔn)化的。那么在Chiplet模式下，應(yīng)用廠商就可以生產(chǎn)出很多標(biāo)準(zhǔn)化的芯粒，下游客戶直接購(gòu)買芯粒進(jìn)行封裝就可以了這就相當(dāng)于芯粒的重復(fù)使用，無(wú)形中降低了開發(fā)難度，提升了效率

此外，Chiplet模式具有異構(gòu)集成的特點(diǎn)。有時(shí)候一顆高性能芯片，只需要CPU滿足更高制程，其他芯片制程低一些沒關(guān)系

在SoC中，所有功能模塊都得跟著最高制程走。而在Chiplet模式下就可以區(qū)別配置。由于SoC上所有功能模塊需同步迭代，伴隨制程提高，芯片設(shè)計(jì)成本隨之大幅增長(zhǎng)。在工藝節(jié)點(diǎn)為 28nm 時(shí)，!您顆芯片設(shè)計(jì)成本約為 0.41 億美元，而工藝節(jié)點(diǎn)為 7nm 時(shí)，設(shè)計(jì)成本快速提升至 2.22 億美元

Chiplet模式下，芯粒可以選擇性迭代，這種復(fù)用的結(jié)果會(huì)明顯節(jié)約設(shè)計(jì)成本、縮短研發(fā)周期

二是把具備完整功能的小芯片集合起來(lái)(俗稱“芯片堆疊") ，目的是實(shí)現(xiàn)性能的增長(zhǎng)。比如蘋果的M1 Ultra“芯片，就是堆疊了兩顆M1 Max芯片，從而獲得兩倍算力。

理論上可以通過(guò)Chiplet的堆疊，讓低端產(chǎn)品實(shí)現(xiàn)高端產(chǎn)品的性能

目前A國(guó)對(duì)中國(guó)高端制程芯片的封鎖很嚴(yán)密，于是大家就考慮采用Chiplet技術(shù)，拿14nm、28nm的芯片堆疊出7nm、5nm的理想化的效果，實(shí)際上是做不到的，只能得到”1+1<2”結(jié)果

所以這也是Chiplet概念近期炒作的邏輯之一

Chiplet、 SoC、SiP的區(qū)別

SoC（system on chip）叫做片上系統(tǒng)。是圍繞CPU，將各種功能模塊都集成在一顆芯片上的產(chǎn)物。

而Chiplet則不同，是先將各個(gè)功能模塊做成小芯片，之后再封裝到一起，組成系統(tǒng)級(jí)芯片表面上看，似乎只是制造工序的區(qū)別，其實(shí)Chiplet與SoC本質(zhì)的不同是“異構(gòu)異質(zhì)”。異構(gòu)集成，指的是可以將不同工藝的芯片集成到一起

在SoC中，由于是在一個(gè)芯片中進(jìn)行集成的，所以各個(gè)功能模塊必須采用同一工藝制程，要是14nm的都是14nm的，要是7nm的都得是7nm的。而在Chiplet模式下，不同工藝的芯片可以湊到一起。比如CPU用7nm的，接口芯片用14nm的。這就是異構(gòu)的概念。

異質(zhì)集成，是指不同材料的芯片可以集成為一體。SoC肯定是辦不到的。而Chiplet模式下，可以將Si、GaN、InP等等不同材質(zhì)的小芯片集成到一起

SiP (system in package) 指系統(tǒng)級(jí)封裝。通過(guò)將多種功能的芯片，包括處理器、存儲(chǔ)器FPGA等功能芯片集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)完整的系統(tǒng)。

在概念上來(lái)講，siP與Chiplet很像。并且SiP同樣能夠?qū)崿F(xiàn)異構(gòu)異質(zhì)集成的。而它們兩者的區(qū)別在于，siP是將不同芯片封裝在一個(gè)基板上，Chiplet則是封裝到芯片上。

因此，Chiplet還是屬于芯片，而SiP只能算作小系統(tǒng)。Chiplet能達(dá)到SoC的性能而SiP則不一樣，因此Chiplet多用于高性能領(lǐng)域，SiP多用于小型化消費(fèi)級(jí)產(chǎn)品。

Chiplet芯粒芯片封裝清洗：

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來(lái)而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國(guó)外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國(guó)產(chǎn)自主提供強(qiáng)有力的支持。

推薦使用合明科技水基清洗劑產(chǎn)品。